開關(guān)電源PCB板的電磁兼容性研究

隨著功率半導體器件性能的提高和開關(guān)變換技術(shù)的革新，電力電子技術(shù)已經(jīng)廣泛地應用到了各式各樣的電源設備中。目前，開關(guān)電源的產(chǎn)品越來越趨向于小型、高速和高密度化。這種趨勢導致電磁兼容問題變得越來越嚴重。電壓、電流的高頻開關(guān)過程產(chǎn)生了大量的EMI（電磁干擾），這部分干擾若不予以限制，將會嚴重影響周圍電氣設備的正常工作。所以，開關(guān)電源的PCB設計是解決開關(guān)電源電磁兼容性問題的一個至關(guān)重要的方面。之所以把PCB看成是開關(guān)電源設計中不可缺少的一個重要部件，是因為它擔負著開關(guān)電源的電氣部件和機械部件的雙重連接作用，是減小電子設備的EMI設計中的關(guān)鍵。

1 PCB設計中的電磁干擾問題

1.1 電磁耦合干擾

在電路設計中，電磁耦合干擾主要通過傳導耦合及共模阻抗耦合來影響其它電路。從EMC設計角度來講，開關(guān)電源電路與普通數(shù)字電路不同，具有相對比較明顯的干擾源和敏感線路。一般來說，開關(guān)電源的干擾源主要集中在電壓、電流變化率大的元件和導線上，如功率場效應管、快恢復二極管、高頻變壓器以及與之相連的導線。敏感線路主要是指控制電路和直接與干擾測量設備相連的線路，因為這些干擾耦合可能會直接影響到電路的正常工作以及對外發(fā)射的干擾水平。而共模阻抗耦合是當兩個電路的電流經(jīng)過一個公共阻抗時，一個電路的電流在該公共阻抗上形成的電壓就會影響到另一個電路。

1.2串音干擾

印刷電路板（PCB）中帶線狀、電線、電纜間的串音干擾是印刷電路板線路中存在的最難克服的問題之一。這里所說的串音是較廣意義上的串音，不管其源是有用信號還是噪聲，串音是用導線的互容和互感來表示。例如，到PCB上某一帶狀線上載有控制和邏輯電平，與其靠近的第二條帶狀線上載有低電平信號，當平行布線長度超過10厘米時，預期產(chǎn)生串音干擾；當一長電纜載有幾組串行或并行高速數(shù)據(jù)和遙控線時，串音干擾也成為主要問題?？拷碾娋€和電纜之間的串音是由電場通過互容，磁場通過互感引起的。

當考慮在PCB帶線狀的串音問題時，最主要的問題是確定電場（互容）、磁場（互感）耦合哪個更主要。而確定那種耦合模型主要取決于線路阻抗、頻率和其他因素。一般來說，在高頻時電容耦合是主要的，但是如果源或接收器之一或兩者采用屏蔽電纜并在屏蔽層兩端接地，則磁場耦合將是主要的。另外，在低頻一般有較低的電路阻抗、電感耦合是主要的。

1.3電磁輻射干擾

輻射干擾是由于空間電磁波的輻射而引入的干擾。PCB電磁輻射分為兩種類型：差模輻射與共模輻射。多數(shù)情況下，開關(guān)電源產(chǎn)生的傳導干擾以共模干擾為主，而且共模干擾的輻射作用遠大于差模干擾，因此減少共模干擾在開關(guān)電源的EMC設計中顯得特別重要。 _)(^$RFSW#$%T

2 PCB的干擾抑制步驟

2.1 PCB設計信息

在設計PCB時，需要了解電路板的設計信息，其包括如下：

（1）器件數(shù)量、器件大小、器件封裝；

（2）整體布局的要求、器件布局位置、有無大功率器件、芯片器件散熱的特殊要求；

（3）數(shù)字芯片的速率、PCB是否分為低速中速高速區(qū)、哪些是接口輸入輸出區(qū)；

（4）信號線的種類速率及傳送方向、信號線的阻抗控制要求、總線速率走向及驅(qū)動情況、關(guān)鍵信號及保護措施；

（5）電源種類、地的種類、對電源和地的噪聲容限要求、電源和地平面的設置及分割；

（6）時鐘線的種類和速率、時鐘線的來源和去向、時鐘延時要求、最長走線要求。

2.2 PCB分層

首先要確定在可以接受的成本范圍內(nèi)實現(xiàn)功能所需的布線層數(shù)和電源層數(shù)。電路板的層數(shù)是由詳細的功能要求、抗擾度、信號總類的分離、器件密度、總線的布線等因數(shù)確定的。目前電路板已由單層、雙層、四層板逐步向更多層電路板方向發(fā)展，多層印制板設計是達到電磁兼容標準的主要措施，要求有：

（1）分配單獨的電源層和地層，可以很好的抑制固有共模干擾，并減小點源阻抗；

（2）電源平面和接地平面盡量相互鄰近，一般地平面在電源平面之上；

（3）最好在不同層內(nèi)對數(shù)字電路和模擬電路進行布局；

（4）布線層最好與整塊金屬平面相鄰；

（5）時鐘電路和高頻電路是主要的干擾源，應單獨處理。

2.3 PCB布局

印制板電磁兼容設計的關(guān)鍵是布局和布線，好壞直接關(guān)系到電路板的性能。目前電路板布局的EDA自動化程度很低，需要大量的人工布置。在布局之前，必須確定盡量低的成本下滿足功能的PCB大小。如果PCB尺寸過大，布局時器件分布分散，則傳輸線可能會很長，這樣造成阻抗增加，抗噪聲能力下降，成本也增加。如果器件集中放置，則散熱不好，鄰近走線容易產(chǎn)生耦合串擾。所以必須根據(jù)電路功能單元進行布局，同時考慮到電磁兼容、散熱和接口等因素。進行整體布局時應遵循一些原則：

（1）按照電路信號的流程來安排各功能電路單元，使信號流通保持方向一致；

（2）以每個功能電路單元核心元件為中心，別的元件圍繞它進行布局；

（3）盡可能縮短高頻元器件之間的連線，設法減小它們的分布參數(shù)；

（4）易受干擾的元器件相互間不能太近，輸入輸出元件要遠離；

（5）對于電源線、高頻信號線和一般走線之間要防止相互耦合。

2.4 PCB的布線

（1）布線原則

布線時，要對所有信號線進行分類。先布時鐘，敏感信號線，再布高速信號線，在確保此類信號的過孔足夠少，分布參數(shù)特性好以后，再布一般的不重要的信號線。應該遵循的原則有：

1）輸入輸出端的導線盡量避免相鄰長距離的平行；為減少長平行走線的串擾，可增大線條間距，或走線間插入地線；

2）線路板上的寬度不要突變，導線不要突然拐角，盡可能保持線路阻抗的連續(xù)，印制傳輸線拐彎處一般走圓弧或成135°角；

3）特別注意高頻電路的電源和地線分配問題；

4）減小電流流通過程的導線環(huán)路面積，這是因為載流回路對外的輻射與通過電流、環(huán)路面積和信號頻率成正比；

5）線路板插頭上多安排彼此分散的地線輸入腳，有助于減少線路板插腳配線的環(huán)路面積及地線阻抗；

6）減少導線的長度，增加導線的寬度，有利于減少導線的阻抗。

（2）印刷線路的EMC布線設計

根據(jù)干擾電場分布圖進行印刷線路EMC布線設計，其基本思想是把敏感線路放在干擾度較弱的區(qū)域。再根據(jù)己經(jīng)提出的“耦合系數(shù)”的概念，實時估算印刷線路間分布電容的大小，在設計時可及時對PCB進行修改、改進，能有效減小PCB的傳導干擾。

選擇合適的布局方案首先要計算出干擾源的干擾強度分布圖。大多數(shù)開關(guān)電源的開關(guān)頻率在幾十kHz到數(shù)MHz之間，故PCB表面的干擾電場可作準靜態(tài)場分析，在此假設條件下，場量可寫成相互獨立的空間和時間量的乘積。故位移電流J（x,y,z,t）可寫成：

通過求拉普拉斯方程式 （2）可解出空間各點電位的空間分量 ，進行運算后乘以電介質(zhì)常數(shù)“可求得相應的位移電流密度之空間分量 。經(jīng)可視化計算后，可獲相應的干擾強度分布圖開關(guān)電源PCB板的電磁兼容性研究

2.5 PCB抗干擾電路

對大型開關(guān)電源的數(shù)字控制系統(tǒng)而言，各邏輯器件有相應閥電平和噪聲容限，外來噪聲只要不超過邏輯器件的容限值，系統(tǒng)就能正常工作。然而一旦侵入系統(tǒng)的噪聲或干擾超過某種容限，此干擾信號就會被邏輯器件放大，成形，成為產(chǎn)生誤動作的重要原因。單片機系統(tǒng)最敏感的是時鐘信號、復位信號和中斷信號，這三種信號線在布PCB時要特別注意，滿足功能的同時應選擇頻率盡可能低的晶振。

看門狗電路是抗干擾措施之一，當強電磁干擾，電網(wǎng)尖峰脈沖干擾使單片機系統(tǒng)出現(xiàn)死鎖，看門狗電路可以自動檢測并使程序恢復運行。

當系統(tǒng)遭到較強干擾而失去正常工作狀態(tài)時，往往會使RAM中的數(shù)據(jù)遭到破壞，因此除了要對電源系統(tǒng)作精心的設計外，還必須設計出可靠的RAM保護電路。

對電路的數(shù)據(jù)總線，地址總線和控制總線進行信息交換，若提高總線的負載能力，總線傳輸較長時改善信號波形，此時需要配置三態(tài)緩沖門電路作為總線驅(qū)動器。另外，要注意保證總線的負載平衡。

總線上安裝上拉電阻可以提高總線信號傳輸?shù)目煽啃裕粌H可以提高信號電平，還可以提高總線的抗電磁干擾能力、抑制靜電干擾、削弱反射波干擾。芯片具有內(nèi)置上拉電阻時，不用在外電路安裝上拉電阻。對于電路上的芯片引腳，將不使用的輸入端固定在高電平，可增強外部電磁干擾的抑制。